上海MIPI測試一致性測試

高速運行的物理層D-PHY的物理層由一個時鐘和四條數(shù)據通路[D0:D3]組成，可以以非常高的速度運行。物理層可以支持不同的協(xié)議層。例如，攝像機捕捉的影像可以通過采用CSI-2協(xié)議的D-PHY物理層傳送到處理器，再傳送到應用處理器，然后通過采用DSI協(xié)議的D-PHY物理層傳送到顯示器。這里的CSI和DSI指D-PHY上運行的協(xié)議。每條通路上的數(shù)據在使用V1.2標準時傳送速率可以達到2.5Gbps，在使用V2.1標準時可以達到4.5Gbps，從而可以傳送高分辨率和高清晰度的影像。MIPI 速率和幀率的關系;上海MIPI測試一致性測試

2，MIPI協(xié)議的主要應用領域

2.5G、3G手機、PDA、PMP、手持多媒體設備

3，目前應用為成熟的兩個接口CSI(CameraSerialInterface)一個位于處理器和顯示模組之間的高速串行接口DSI(DisplaySerialInterface)一個位于處理器和攝像模組之間的高速串行接口。

4，DSI分層結構DSI分四層，

對應D-PHY、DSI、DCS規(guī)范、分層結構圖如下：

?PHY定義了傳輸媒介，輸入/輸出電路和和時鐘和信號機制。

?LaneManagement層：發(fā)送和收集數(shù)據流到每條lane。

?LowLevelProtocol層：定義了如何組幀和解析以及錯誤檢測等。

?Application層：描述高層編碼和解析數(shù)據流。 上海MIPI測試一致性測試HS模式下時鐘和數(shù)據線間的時序關系測試；

(3)HS信號電平判決和建立/保持時間容限(GROUP3:HS-RXVOLTAGEANDSETUP/HOLDREQUIREMENTS):其中包含了被測件對于HS信號共模電壓、差分電壓、單端電壓、共模噪聲、建立/保持時間的容限測試等。(TestIDs:2.3.1，2.3.2,2.3.3,2.3.4，2.3.5，2.3.6，2.3.7.2.3.8)

(4)HS信號時序容限測試(GROUP4:HS-RXTIMERREQUIREMENTS):其中包含了對于HS和LP間狀態(tài)切換時的一系列時序參數(shù)的容限測試。(TestIDs;2.4.1，2.4.22.4.3，2.4.4，2.4.5，2.4.6,2.4.7,2.4.8,2.4.9,2.4.10,2.4.11)

D-PHY的接收端測試中，需要用到多通道的碼型發(fā)生以產生多通道的D-PHY的信號，碼型發(fā)生器需要在軟件的控制下改變HS/LP信號的電平、偏置、注入噪聲、改變時序關系等。圖13.13是以Agilent公司的81250并行誤碼儀平臺構建的一套D-PHY信號的接收容限測試系統(tǒng)。

MIPI如何滿足工業(yè)物聯(lián)網需求

預計在未來十年中，工業(yè)物聯(lián)網（IIoT）應用將大量增長，從而推動石油和天然氣，食品和飲料，制藥，化學，能源和采礦，半導體和制造業(yè)等流程行業(yè)以及航空航天等離散行業(yè)的生產率和效率提升。支持這種增長的新的物理網絡系統(tǒng)的開發(fā)，將包括使用高分辨率相機來增強機器視覺，使用高分辨率顯示器來實現(xiàn)豐富的用戶界面以及用于連接傳感器、執(zhí)行器和其他設備的優(yōu)化命令和控制界面。本文將介紹數(shù)十億移動設備中實施的MIPI規(guī)范，如何為開發(fā)人員創(chuàng)建成功的設計，減少開發(fā)工作并降低許多IIoT應用成本。 MIPI D-PHY信號質量測試；

MIPI-DSI接口電路構架

MIPI-DSI從機接口電路主要包括4個模塊:物理傳輸層模塊、通道管理層模塊、協(xié)議層模塊以及應用層模塊。

物理傳輸層:接收時鐘通道、數(shù)據通道0和數(shù)據通道1的高擺幅低功耗序列信號，并進行序列檢測，當檢測到高速接收請求時，時鐘通道接收高速率低擺幅的差分DDR時鐘信號，并進行四分頻為數(shù)據處理邏輯提供并行數(shù)據傳輸時鐘，數(shù)據通道接收高速率低擺幅的差分數(shù)據信號，并進行串并轉換輸出8位的并行數(shù)據到通道管理層，數(shù)據通道0在檢測進入Escape模式時，則接收高擺幅低速率的數(shù)據和命令，并進行串并轉換輸出到通道管理層;在檢測到TA(turnaround)請求時，則將從機的數(shù)據或命令進行串行化，以數(shù)據通道0發(fā)送給主機。 MIPI規(guī)范為IIoT應用程序提供了哪些好處；上海MIPI測試一致性測試

MIPI LCD 的CLK時鐘頻率與顯示分辨率及幀率的關系;上海MIPI測試一致性測試

1DSI驅動接口工作原理與電路構架

本文設計的MIPI-DSI接口具有一個時鐘通道和兩個數(shù)據通道，時鐘通道支持高速DDR時鐘的接收與恢復，支持*功耗狀態(tài)(ULPS):數(shù)據通道0支持高速數(shù)據接收和低功耗模式下的雙向傳輸，支持總線競爭檢測:數(shù)據通道1住處高速數(shù)據接收及*功耗模式:單通道數(shù)據傳輸速率高達800Mbits/s，低功耗模式下數(shù)據傳輸速率8~IOMbits/s。

DSI接口工作原理

基于MIPI-DSI協(xié)議的顯示驅動接口，具備視頻模式和低功耗模式兩種工作狀態(tài)。在視頻模式下，接收主機高速發(fā)送過來的圖像數(shù)據，并轉換成DPI并目格式輸出到1COS驅動模塊。在命令模式下，接收主機發(fā)送過來的的命令和數(shù)據，并轉換成DBI總線格式輸出到LCOS驅動模塊。或者讀取LCOS驅動模塊的狀態(tài)信息和數(shù)據，并轉換成串行信號反向發(fā)送給主機。 上海MIPI測試一致性測試